带浮置埋层的碳化硅高压P型金属氧化物半导体管及方法

1.一种带浮置埋层的碳化硅高压P型金属氧化物半导体管，包括：N型碳化硅衬底(1)，在N型碳化硅衬底(1)上设有N型外延层(2)，在N型外延层(2)内设有源(4)和P型漂移区(3)，在P型漂移区(3)内设有漏(5)和N型保护环(7)，在源(4)上设有源的金属引线(12)，在漏(5)上设有漏的金属引线(11)，在源(4)与P型漂移区(3)之间的N型外延层(2)的上方设有栅氧化层(6)且与源的金属引线(12)邻接，在N型保护环(7)的表面、漏(5)的漏的金属引线(11)以外的表面、P型漂移区(3)的漏(5)和N型保护环(7)以外的表面以及N型外延层(2)的源的金属引线(12)和栅氧化层(6)以外的表面设有场氧化层(8)，在栅氧化层(6)上设有栅(10)，在漏的金属引线(11)上设有金属场极板(9)，其特征在于，在N型碳化硅衬底(1)与N型外延层(2)之间设有P型浮置埋层(13)，且所述P型浮置埋层(13)位于N型碳化硅衬底(1)与N型外延层(2)交界面上。
2.一种制备权利要求1所述带浮置埋层的碳化硅高压P型金属氧化物半导体管的方法，其特征在于，
1.)首先选择N型碳化硅衬底，然后采用注入硼离子的方法制备P型浮置埋层，P型浮
17 18 -3
置埋层的杂质浓度为1×10 到1×10 cm ，
2.)掺入磷离子制备N型外延层，
12
3.)在室温下进行多次的硼离子注入以形成P型漂移区，掺杂计量为1×10 到
12 -2
18×10 cm 之间，
13 -2 13 -2
4.)注入1.5×10 cm 到3.6×10 cm 的磷离子形成N型保护环，注入能量为200Kev，
5.)采用PECVD方法积淀SiO2场氧化层，
6.)在300℃下，采用硼离子注入形成源漏区，并在1500℃～1700℃的高温下退火，
7.)在1300℃干燥的N2O中热氧化，然后在1300℃的N2中退火30min形成栅氧化层，
8.)利用铝制备栅和源、漏极的金属接触，并同步制备漏端的金属场极板。

带浮置埋层的碳化硅高压P型金属氧化物半导体管及方法\n一、技术领域\n[0001] 本发明是一种碳化硅金属氧化物半导体管及方法，尤其是碳化硅高压金属氧化物半导体管及方法。\n二、背景技术\n[0002] 金属氧化物半导体型功率集成器件具有开关特性好、功耗小等优点，更为重要的是金属氧化物半导体型功率器件易于兼容标准低压金属氧化物半导体工艺，降低芯片的生产成本。在MOS型功率集成器件的研究中以横向双扩散、偏置栅等结构较多。其中横向金属氧化物半导体场效应管具有良好的短沟道特性和负的迁移率温度系数，而且通过RESURF技术可以得到很高的击穿电压。因此其应用广泛：特别适用于CDMA、W-CDMA、TETRA、数字地面电视等需要宽频率范围、高线性度和使用寿命要求高的应用。\n[0003] 目前，碳化硅作为一种宽禁带半导体材料，其击穿电场强度高、热稳定性好，还具有载流子饱和漂移速度高、热导率高等特点，可以用来制造各种耐高温、高频大功率器件，应用于硅器件难以胜任的场合。碳化硅功率MOS器件具有很高的临界电场，在阻断电压保持不变的条件下，可以采用更薄的重掺杂漂移区，因此碳化硅金属氧化物半导体管的开态导通电阻比硅基金属氧化物半导体管大大减小。碳化硅晶体生长技术和器件制造技术正在进一步完善，今后几年内各种碳化硅电力电子器件的成品率、可靠性和价格将获较大改善。\n基于碳化硅材料的横向金属氧化物半导体场效应管的击穿电压大、导通电阻小，因此非常具有研究价值和应用前景。\n[0004] 三、技术内容\n[0005] 技术问题本发明提供一种击穿电压在2000V以上的带有浮置P型埋层碳化硅高压P型金属氧化物半导体管及方法。\n[0006] 技术方案\n[0007] 本发明所述的一种带浮置埋层的碳化硅高压P型金属氧化物半导体管，包括：N型碳化硅衬底，在N型碳化硅衬底上设有N型外延层，在N型外延层内设有源和P型漂移区，在P型漂移区内设有漏和N型保护环，在源上设有源的金属引线，在漏上设有漏的金属引线，在源与P型漂移区之间的N型外延层的上方设有栅氧化层且与源的金属引线邻接，在N型保护环的表面、漏的漏的金属引线以外的表面、P型漂移区的漏和N型保护环以外的表面以及N型外延层的源的金属引线和栅氧化层以外的表面设有场氧化层，在栅氧化层上设有栅，在漏的金属引线上设有金属场极板，在N型碳化硅衬底与N型外延层之间设有P型浮置埋层，且所述P型浮置埋层位于N型碳化硅衬底与N型外延层交界面上。\n[0008] 本发明所述的一种制备上述带浮置埋层的碳化硅高压P型金属氧化物半导体管的方法，\n[0009] 1.)首先选择N型碳化硅衬底，然后采用注入硼离子的方法制备P型浮置埋层，P\n17 18 -3\n型浮置埋层的杂质浓度为1×10 到1×10 cm ，\n[0010] 2.)掺入磷离子制备N型外延层，\n[0011] 3.)在室温下进行多次的硼离子注入以形成P型漂移区，掺杂计量为1×1012到\n12 -2\n18×10 cm 之间，\n[0012] 4.)注入1.5×1013cm-2到3.6×1013cm-2的磷离子形成N型保护环，注入能量为\n200Kev，\n[0013] 5.)采用PECVD方法积淀SiO2场氧化层，\n[0014] 6.)在300℃下，采用硼离子注入形成源漏区，并在1500℃～1700℃的高温下退火，\n[0015] 7.)在1300℃干燥的N2O中热氧化，然后在1300℃的N2中退火30min形成栅氧化层，\n[0016] 8.)利用铝制备栅和源、漏极的金属接触，并同步制备漏端的金属场极板。\n[0017] 有益效果 本发明碳化硅金属氧化物半导体管结构与传统碳化硅金属氧化物半导体管结构相比，击穿电压提高了近一倍，如图3所示。(1)本发明引入了P型浮置埋层，由于埋层具有等电位作用，漏端高电场被重新分配。同时，埋层与外延层、衬底形成了两个平行平面PN结。其中与衬底所形成的平行平面PN结被耗尽后，可以和P型漂移区与外延层的PN结共同承担漏端的纵向电压，从而提高器件的纵向击穿电压。(2)本发明在P型漂移区中引入了N型保护环，这使P型漂移区不但与N型外延之间形成耗尽区，而且与N型保护环之间同样形成耗尽区，因此大大增强了P型漂移区的耗尽程度，降低了碳化硅和氧化层界面的电场强度，从而提高了器件的横向击穿电压。(3)与漏同电位的场极板可以增加P+漏与N型保护环之间的曲率半径，从而降低了该PN结的表面电场，提高了器件的表面击穿电压。(4)本发明的制备工艺兼容标准碳化硅CMOS工艺，因此本发明的碳化硅金属氧化物半导体管结构可以应用于碳化硅功率集成电路。\n四、附图说明\n[0018] 图1是传统碳化硅器件结构方案，图2是本实施例的结构示意图。图3是击穿电压模拟图。\n五、具体实施方式\n[0019] 实施例1\n[0020] 一种带浮置埋层的碳化硅高压P型金属氧化物半导体管，包括：N型碳化硅衬底1，在N型碳化硅衬底1上设有N型外延层2，在N型外延层2内设有源4和P型漂移区3，在P型漂移区3内设有漏5和N型保护环7，在源4上设有源的金属引线12，在漏5上设有漏的金属引线11，在源4与P型漂移区3之间的N型外延层2的上方设有栅氧化层6且与源的金属引线12邻接，在N型保护环7的表面、漏5的漏的金属引线11以外的表面、P型漂移区3的漏5和N型保护环7以外的表面以及N型外延层2的源的金属引线12和栅氧化层6以外的表面设有场氧化层8，在栅氧化层6上设有栅10，在漏的金属引线11上设有金属场极板9，在N型碳化硅衬底1与N型外延层2之间设有P型浮置埋层13，且所述P型浮置埋层13位于N型碳化硅衬底1与N型外延层2交界面上。\n[0021] 实施例2(工艺流程)\n[0022] 1.)首先选择N型碳化硅衬底，然后采用注入硼离子的方法制备P型浮置埋层，P\n17 18 -3\n型浮置埋层的杂质浓度为1×10 到1×10 cm ，本实施例中的P型浮置埋层的杂质浓度具\n17 17 18 -3\n体为1×10 、5×10 或1×10 cm ，\n[0023] 2.)掺入磷离子制备N型外延层，\n[0024] 3.)在室温下进行多次的硼离子注入以形成P型漂移区，掺杂计量为1×1012到\n12 -2\n18×10 cm 之间，在本实施例中，在室温下进行4次的硼离子注入以形成P型漂移区，掺杂\n12 12 12 -2\n计量为1×10 、7×10 或18×10 cm ，\n[0025] 4.)注入1.5×1013cm-2到3.6×1013cm-2的磷离子形成N型保护环，注入能量为\n13 -2 13 -2 13 -2\n200Kev，在本实施例中，具体可选择注入1.5×10 cm 、2×10 cm 或3.6×10 cm 的磷离子形成N型保护环，\n[0026] 5.)采用PECVD方法积淀SiO2场氧化层，\n[0027] 6.)在300℃下，采用硼离子注入形成源漏区，并在1500℃～1700℃的高温下退火，\n[0028] 7.)在1300℃干燥的N2O中热氧化，然后在1300℃的N2中退火30min形成栅氧化层，\n[0029] 8.)利用铝制备栅和源、漏极的金属接触，并同步制备漏端的金属场极板。