一种兼容前沿和后沿调光器的LED驱动芯片及电路

1.一种兼容前沿和后沿调光器的LED驱动芯片，其特征在于，包括：
一用于根据一输出采样电压、一内部基准电压和一开关最大导通时间信号检测调光器的导通角的导通角检测电路，其第一输入端连接一输出电压采样端，第二输入端连接一内部基准电压端，第三输入端连接一开关最大导通时间信号端；
一用于采样并保持所述输出采样电压的峰值的电压峰值采样保持电路，其输入端连接所述输出电压采样端；
一用于检测调光器的切相类型的调光器类型检测电路，其第一输入端连接所述导通角检测电路的第一输出端，其第二输入端连接所述电压峰值采样保持电路的输出端；
一用于确认所述调光器的切相类型的调光器类型确认电路，其输入端连接所述调光器类型检测电路的输出端，其时钟触发端连接所述导通角检测电路的第二输出端；
一用于输出一恒流开关时序信号的恒流控制电路，其第一输入端连接所述调光器类型确认电路的输出端，其时钟触发端连接所述导通角检测电路的第二输出端；
一用于输出一开关信号的开关逻辑电路，其第一输入端连接所述导通角检测电路的第三输出端，第二输入端连接所述开关最大导通时间信号端，第三输入端连接所述恒流控制电路的输出端，输出端连接所述电压峰值采样保持电路的第一控制端；
一第三反相器，其输入端连接所述开关逻辑电路的输出端，输出端连接所述电压峰值采样保持电路的第二控制端；以及
一用于驱动外围电路的驱动模块，其输入端连接所述开关逻辑电路的输出端，输出端连接外围电路。
2.根据权利要求1所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述导通角检测电路包括：
一检测电阻，其一端连接所述导通角检测电路的第一输入端，另一端连接所述导通角检测电路的第一输出端；
一比较器，其正输入端连接所述检测电阻的另一端，负输入端连接所述导通角检测电路的第二输入端，输出端连接所述导通角检测电路的第三输出端；以及一第二RS触发器，其复位端连接所述比较器的输出端，置位端连接所述导通角检测电路的第三输入端，输出端连接所述导通角检测电路的第二输出端。
3.根据权利要求1所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述电压峰值采样保持电路包括：
一第一开关，其输入端连接所述电压峰值采样保持电路的输入端，控制端连接所述电压峰值采样保持电路的第一控制端；
一第一采样电容，其上极板连接所述第一开关的输出端，下极板接地；
一第二开关，其输入端连接所述第一开关的输出端，控制端连接所述电压峰值采样保持电路的第二控制端，输出端连接所述电压峰值采样保持电路的输出端；以及一第二采样电容，其上极板连接所述第二开关的输出端，下极板接地。
4.根据权利要求1所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述调光器类型检测电路包括一迟滞比较器，其正输入端连接所述调光器类型检测电路的第一输入端，负输入端连接所述调光器类型检测电路的第一输入端，输出端连接所述调光器类型检测电路的输出端。
5.根据权利要求1所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述调光器类型确认电路包括：
一第一RS触发器，其置位端连接所述调光器类型确认电路的输入端；
一第一D触发器，其置位端连接所述第一RS触发器的输出端，时钟触发端连接所述调光器类型确认电路的时钟触发端；
一第二D触发器，其置位端连接所述第一D触发器的输出端，时钟触发端连接所述调光器类型确认电路的时钟触发端；
一第一上升沿脉冲产生电路，其输入端连接所述第一D触发器的输出端；
一第二上升沿脉冲产生电路，其输入端连接所述第二D触发器的输出端；
一第一或非门，其第一输入端连接所述第一上升沿脉冲产生电路的输出端，第二输入端连接所述第二上升沿脉冲产生电路的输出端；
一第二反相器，其输入端连接所述第一或非门的输出端，输出端连接所述第一RS触发器的复位端；
一第一与非门，其第一输入端连接所述第一RS触发器的输出端，第二输入端连接所述第一D触发器的输出端，第三输入端连接所述第二D触发器的输出端；以及一第一反相器，其输入端连接所述第一与非门的输出端，输出端连接所述调光器类型确认电路的输出端。
6.根据权利要求1所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述开关逻辑电路包括：
一第二或非门，其第一输入端连接所述开关逻辑电路的第一输入端，第二输入端连接所述开关逻辑电路的第二输入端；
一第四反相器，其输入端连接所述第二或非门的输出端；以及
一第二与非门，其第一输入端连接所述开关逻辑电路的第三输入端，第二输入端连接所述第四反相器的输出端，输出端连接所述开关逻辑电路的输出端。
7.根据权利要求5所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述第一上升沿脉冲产生电路包括：
一第五反相器，其输入端连接所述第一上升沿脉冲产生电路的输入端；
一第一延迟模块，其输入端连接所述第五反相器的输出端；
一第三与非门，其第一输入端连接所述第一延迟模块的输出端，第二输入端连接所述第五反相器的输入端；以及
一第六反相器，其输入端连接所述第三与非门的输出端，输出端连接所述第一上升沿脉冲产生电路的输出端。
8.根据权利要求5所述的兼容前沿和后沿调光器的LED驱动芯片，其特征在于，所述第二上升沿脉冲产生电路包括：
一第七反相器，其输入端连接所述第二上升沿脉冲产生电路的输入端；
一第二延迟模块，其输入端连接所述第七反相器的输出端；
一第四与非门，其第一输入端连接所述第二延迟模块的输出端，第二输入端连接所述第七反相器的输入端；以及
一第八反相器，其输入端连接所述第四与非门的输出端，输出端连接所述第二上升沿脉冲产生电路的输出端。
9.一种兼容前沿和后沿调光器的LED驱动电路，其包括一LED驱动芯片和一外围电路，其特征在于，所述LED驱动芯片为前述权利要求1-8中任一项所述的兼容前沿和后沿调光器的LED驱动芯片。
10.根据权利要求9所述的兼容前沿和后沿调光器的LED驱动电路，其特征在于，所述外围电路包括：
一交流电源；
一调光器，其输入端连接所述交流电源的正输出端；
一整流电路，其正输入端连接所述调光器的输出端，负输入端连接所述交流电源的负输出端，负输出端接地；
一变压器，其原边异名端连接所述整流电路的正输出端，副边异名端连接一LED负载的负极；
一功率MOS管，其漏极连接所述变压器的原边同名端，源极连接所述输出采样电压端，栅极连接所述驱动模块的输出端；
一采样电阻，其一端连接所述功率MOS管的源极，另一端接地；以及
一续流二极管，其正极连接所述变压器的副边同名端，负极连接所述LED负载的阳极。

一种兼容前沿和后沿调光器的LED驱动芯片及电路\n技术领域\n[0001] 本发明涉及电子技术领域，尤其涉及一种兼容前沿和后沿调光器的LED驱动芯片及电路。\n背景技术\n[0002] LED相比传统照明灯具而言具有发光效率高、使用寿命长、稳定性好等优点。为了加速LED在照明领域的普及，市场要求在不改变传统照明系统基础设施的基础上，实现LED灯与传统灯具的直接替换。\n[0003] 对于调光应用而言，传统照明所用的调光器为前沿调光器和后沿调光器，两者切相方式和应用所要求的条件不一样。其中前沿调光器为可控硅调光器，当被用于LED调光时，流过可控硅调光器的输入电流必须大于其保持电流，否则调光器将无法保持正常开启状态，造成LED灯闪。因此LED驱动电路需要专门设置针对前沿调光器应用的工作模式，通过检测并调整输入电流确保前沿调光器稳定工作。而后沿调光器因切相的原理不同，并不需要对输入电流进行检测和调整，所以需要切换成针对后沿调光器应用的工作模式。调光器通过改变对AC切相的导通角来确定LED的亮度。因此LED驱动器需要检测调光器切相后的导通角并转换为芯片内部的调光信号调整输出电流。\n[0004] 如图1所示为现有的兼容前沿和后沿调光器的LED驱动电路，包括LED驱动芯片1以及由调光器21′、整流电路22′、分压电阻Rdiv0′和Rdiv1′、变压器T0′、续流二极管D0′、功率MOS管M0′和采样电阻Rcs′构成的外围电路2。其中，分压电阻Rdiv0′和Rdiv1′对母线电压Vbus′分压得到母线的采样电压Vdiv′。在LED驱动芯片内，由电阻Rf′和电容Cf′组成的低通滤波器对Vdiv′进行滤波采样。固定电压源Vio′将低通滤波器得到的采样电压抬高得到Vf′。比较器11′将Vdiv′与Vf′进行比较。在后沿调光器应用中，如图2所示，当母线电压Vbus′随AC′正弦上升时，由于Vbus′频率较小可以完全通过低通滤波器，滤波电容Cf′的上极板电压跟随Vdiv′。当调光器21′后沿切相时，母线电压Vbus′快速下降，滤波电容Cf′的上极板缓慢放电，其电压大于Vdiv′。因此在整个母线电压周期内，经固定电压源Vio′抬高后的Vf′始终高于Vdiv′，比较器11′输出低电平。RS触发器13′在芯片上电阶段被复位，此时置位端被比较器11′置为低电平，输出leadmode′保持为低电平，标志此时调光器21′为后沿调光器。当检测到后沿调光器，leadmode′＝0屏蔽输入电流调整模块14′。\n[0005] 在前沿调光器应用中，如图3所示，当调光器21′前沿切相结束时，母线电压Vbus′快速上升，由电阻Rf′和电容Cf′组成的低通滤波器的滤波作用使得Cf′的上极板电压不会快速跟随Vdiv′，只能缓慢充电上升。而此时Vdiv′已快速上升且大于Vf′，比较器11′输出高电平，RS触发器13′被置位输出leadmode′为高电平标志此时调光器21′为前沿调光器。当检测到调光器21′为前沿调光器时，leadmode′＝1使能输入电流调整模块14′，从而实施检测和调整系统输入电流保证其大于可控硅的保持电流。调光器21′对AC′输入切相的导通角采样也是通过如图1所示的分压电阻Rdiv0′和Rdiv1′实现。分压采样信号Vdiv′与内部参考基准vref′通过比较器12′比较输出方波。当Vdiv′大于vref′时，认为调光器21′导通比较器\n12′输出高电平，当Vdiv′小于vref′时认为调光器21′关断比较器12′输出低电平。调光器类型检测信号leadmode′和反映导通角的方波信号triac作为恒流控制模块15′的输入信号，参与调光和恒流控制。\n[0006] 上述兼容前沿和后沿调光器的LED驱动电路的主要缺点在于：对调光器切相类型和导通角的检测需要通过外围分压电阻Rdiv0′和Rdiv1′实现。这不仅增加了系统成本，而且由于分压电阻值较大容易受干扰导致LED灯闪。另外，针对不同的电压应用和拓扑结构，需要重新设计分压电阻阻值，从而增加了系统设计的复杂度。\n发明内容\n[0007] 针对上述现有技术的不足，本发明提供一种改进的兼容前沿和后沿调光器的LED驱动芯片及电路，其无需采用外围分压电阻，从而避免了电阻干扰导致的LED灯闪问题且同时降低了系统成本，而且对调光器类型和导通角的检测适用于各种电路拓扑和应用，无须为此重新设计系统。\n[0008] 为了实现上述目的，本发明一方面提供一种兼容前沿和后沿调光器的LED驱动芯片，其特征在于，包括：\n[0009] 一用于根据一输出采样电压、一内部基准电压和一开关最大导通时间信号检测调光器的导通角的导通角检测电路，其第一输入端连接一输出电压采样端，第二输入端连接一内部基准电压端，第三输入端连接一开关最大导通时间信号端；\n[0010] 一用于采样并保持所述输出采样电压的峰值的电压峰值采样保持电路，其输入端连接所述输出电压采样端；\n[0011] 一用于检测调光器的切相类型的调光器类型检测电路，其第一输入端连接所述导通角检测电路的第一输出端，其第二输入端连接所述电压峰值采样保持电路的输出端；\n[0012] 一用于确认所述调光器的切相类型的调光器类型确认电路，其输入端连接所述调光器类型检测电路的输出端，其时钟触发端连接所述导通角检测电路的第二输出端；\n[0013] 一用于输出一恒流开关时序信号的恒流控制电路，其第一输入端连接所述调光器类型确认电路的输出端，其时钟触发端连接所述导通角检测电路的第二输出端；\n[0014] 一用于输出一开关信号的开关逻辑电路，其第一输入端连接所述导通角检测电路的第三输出端，第二输入端连接所述开关最大导通时间信号端，第三输入端连接所述恒流控制电路的输出端，输出端连接所述电压峰值采样保持电路的第一控制端；\n[0015] 一第三反相器，其输入端连接所述开关逻辑电路的输出端，输出端连接所述电压峰值采样保持电路的第二控制端；以及\n[0016] 一用于驱动外围电路的驱动模块，其输入端连接所述开关逻辑电路的输出端，输出端连接外围电路。\n[0017] 进一步地，所述导通角检测电路包括：\n[0018] 一检测电阻，其一端连接所述导通角检测电路的第一输入端，另一端连接所述导通角检测电路的第一输出端；\n[0019] 一比较器，其正输入端连接所述检测电阻的另一端，负输入端连接所述导通角检测电路的第二输入端，输出端连接所述导通角检测电路的第三输出端；以及\n[0020] 一第二RS触发器，其复位端连接所述比较器的输出端，置位端连接所述导通角检测电路的第三输入端，输出端连接所述导通角检测电路的第二输出端。\n[0021] 进一步地，所述电压峰值采样保持电路包括：\n[0022] 一第一开关，其输入端连接所述电压峰值采样保持电路的输入端，控制端连接所述电压峰值采样保持电路的第一控制端；\n[0023] 一第一采样电容，其上极板连接所述第一开关的输出端，下极板接地；\n[0024] 一第二开关，其输入端连接所述第一开关的输出端，控制端连接所述电压峰值采样保持电路的第二控制端，输出端连接所述电压峰值采样保持电路的输出端；以及[0025] 一第二采样电容，其上极板连接所述第二开关的输出端，下极板接地；\n[0026] 进一步地，所述调光器类型检测电路包括一迟滞比较器，其正输入端连接所述调光器类型检测电路的第一输入端，负输入端连接所述调光器类型检测电路的第一输入端，输出端连接所述调光器类型检测电路的输出端。\n[0027] 进一步地，所述调光器类型确认电路包括：\n[0028] 一第一RS触发器，其置位端连接所述调光器类型确认电路的输入端；\n[0029] 一第一D触发器，其置位端连接所述第一RS触发器的输出端，时钟触发端连接所述调光器类型确认电路的时钟触发端；\n[0030] 一第二D触发器，其置位端连接所述第一D触发器的输出端，时钟触发端连接所述调光器类型确认电路的时钟触发端；\n[0031] 一第一上升沿脉冲产生电路，其输入端连接所述第一D触发器的输出端；\n[0032] 一第二上升沿脉冲产生电路，其输入端连接所述第二D触发器的输出端；\n[0033] 一第一或非门，其第一输入端连接所述第一上升沿脉冲产生电路的输出端，第二输入端连接所述第二上升沿脉冲产生电路的输出端；\n[0034] 一第二反相器，其输入端连接所述第一或非门的输出端，输出端连接所述第一RS触发器的复位端；\n[0035] 一第一与非门，其第一输入端连接所述第一RS触发器的输出端，第二输入端连接所述第一D触发器的输出端，第三输入端连接所述第二D触发器的输出端；以及\n[0036] 一第一反相器，其输入端连接所述第一与非门的输出端，输出端连接所述调光器类型确认电路的输出端。\n[0037] 进一步地，所述开关逻辑电路包括：\n[0038] 一第二或非门，其第一输入端连接所述开关逻辑电路的第一输入端，第二输入端连接所述开关逻辑电路的第二输入端；\n[0039] 一第四反相器，其输入端连接所述第二或非门的输出端；以及\n[0040] 一第二与非门，其第一输入端连接所述开关逻辑电路的第三输入端，第二输入端连接所述第四反相器的输出端，输出端连接所述开关逻辑电路的输出端。\n[0041] 进一步地，所述第一上升沿脉冲产生电路包括：\n[0042] 一第五反相器，其输入端连接所述第一上升沿脉冲产生电路的输入端；\n[0043] 一第一延迟模块，其输入端连接所述第五反相器的输出端；\n[0044] 一第三与非门，其第一输入端连接所述第一延迟模块的输出端，第二输入端连接所述第五反相器的输入端；以及\n[0045] 一第六反相器，其输入端连接所述第三与非门的输出端，输出端连接所述第一上升沿脉冲产生电路的输出端。\n[0046] 进一步地，所述第二上升沿脉冲产生电路包括：\n[0047] 一第七反相器，其输入端连接所述第二上升沿脉冲产生电路的输入端；\n[0048] 一第二延迟模块，其输入端连接所述第七反相器的输出端；\n[0049] 一第四与非门，其第一输入端连接所述第二延迟模块的输出端，第二输入端连接所述第七反相器的输入端；以及\n[0050] 一第八反相器，其输入端连接所述第四与非门的输出端，输出端连接所述第二上升沿脉冲产生电路的输出端。\n[0051] 本发明另一方面提供一种兼容前沿和后沿调光器的LED驱动电路，其包括一LED驱动芯片和一外围电路，其特征在于，所述LED驱动芯片为前述权利要求1-8中任一项所述的兼容前沿和后沿调光器的LED驱动芯片。\n[0052] 进一步地，所述外围电路包括：\n[0053] 一交流电源；\n[0054] 一调光器，其输入端连接所述交流电源的正输出端；\n[0055] 一整流电路，其正输入端连接所述调光器的输出端，负输入端连接所述交流电源的负输出端，负输出端接地；\n[0056] 一变压器，其原边异名端连接所述整流电路的正输出端，副边异名端连接一LED负载的负极；\n[0057] 一功率MOS管，其漏极连接所述变压器的原边同名端，源极连接所述输出采样电压端，栅极连接所述驱动模块的输出端；\n[0058] 一采样电阻，其一端连接所述功率MOS管的源极，另一端接地；以及\n[0059] 一续流二极管，其正极连接所述变压器的副边同名端，负极连接所述LED负载的阳极。\n[0060] 通过采用上述技术方案，本发明具有如下有益效果：\n[0061] 本发明的LED驱动芯片和电路在应用时，无需采用外围分压电阻，从而避免了分压电阻干扰导致的LED灯闪问题，且同时降低了系统成本。另外，针对不同的电压应用和拓扑结构，也无需重新设计分压电阻的阻值，因此本发明对调光器类型和导通角的检测适用于各种电路拓扑和应用，无须为此重新设计系统。\n附图说明\n[0062] 图1为现有的兼容前沿和后沿调光器的LED驱动电路的电路原理图；\n[0063] 图2为现有的LED驱动电路在前沿调光器应用中的关键节点波形；\n[0064] 图3为现有的LED驱动电路在后沿调光器应用中的关键节点波形；\n[0065] 图4为本发明的兼容前沿和后沿调光器的LED驱动电路的电路原理图；\n[0066] 图5A为本发明中的第一上升沿脉冲产生电路的电路原理图；\n[0067] 图5B为本发明中的第二上升沿脉冲产生电路的电路原理图；\n[0068] 图6为本发明在应用中的关键节点波形。\n具体实施方式\n[0069] 下面根据附图4‐6，给出本发明的较佳实施例，并予以详细描述，使能更好地理解本发明的功能、特点。\n[0070] 图4示出了本发明兼容前沿和后沿调光器的LED驱动电路，其由本发明的兼容前沿和后沿调光器的LED驱动芯片1和外围电路2构成。如图4所示，本发明的LED驱动芯片1包括恒流控制电路19、驱动模块DRV、迟滞比较器13、比较器11、RS触发器14、RS触发器12、D触发器15、D触发器16、第一与非门NAND1、第二与非门NAND2、第一或非门NOR1、第二或非门NOR2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一上升沿脉冲产生电路17、第二上升沿脉冲产生电路18、第一开关S1、第二开关S2、检测电阻Rcsin、第一采样电容C0和第二采样电容C1。外围电路2包括交流电源AC、调光器21(例如可控硅调光器)、整流电路22、变压器T0、续流二极管D0、采样电阻Rcs和功率MOS管M0。其中，比较器11、Rcsin和RS触发器12构成导通角检测电路，该电路通过检测输出采样电压CS以判断母线Vbus是否为高，从而确定调光器21的导通角。C0、C1、S1和S2构成电压峰值采样保持电路，该电路用于在M0导通时采样并保持CS峰值。迟滞比较器13构成调光器类型检测电路，该电路用于将当前M0导通期间的CS峰值与M0前一次导通期间采样保持住的CS峰值比较，判断母线Vbus是否存在上升沿突变，从而判定调光器21的切相类型。D触发器15、D触发器16、RS触发器14、NAND1、第一反相器INV1、第一上升沿脉冲产生电路17、第二上升沿脉冲产生电路18、NOR1和第二反相器INV2构成调光器类型确认电路，该电路主要负责完成累计检测3次母线Vbus上升沿突变现象，输出leadmod为高电平并锁定，其目的是增强调光器21的检测可靠性，需连续检测到3次才确认可控硅调光器的切相类型。NOR2、第四反相器INV4和NAND2构成开关逻辑电路，在M0导通周期内，如果CS一直小于vref，则由tonmax关断开关(即功率管M0)。DRV负责驱动外围的功率MOS管M0。第三反相器INV3用于配合产生swon的反相逻辑供电压峰值采样保持电路。恒流控制电路19负责实现输出恒流控制。\n[0071] 在图4所示的实施例中，各部件之间的具体连接关系如下：\n[0072] 交流电源AC的正输出端与调光器21的输入端相连，其负输出端与整流电路22的负输入端相连。\n[0073] 调光器21的输入端与AC源的正输出端相连，其输出端与整流电路22的正输入端相连。\n[0074] 整流电路22的正输入端与调光器21的输出端相连，其负输入端与AC源的负输出端相连；整流电路22的正输出端与变压器T0原边的异名端相连，其负输出端接地。\n[0075] 恒流控制电路19的第一输入端与第一反相器INV1的输出端相连，以接收调光器类型检测信号leadmode，其第二输入端与RS触发器12的输出端相连，以接收一调光器导通角信号triacb，其输出端与与非门NAND2的第一输入端相连，以输出一恒流开关时序信号ton。\n[0076] 与非门NAND2的第一输入端与恒流控制电路19的输出端相连，其第二输入端与第四反相器INV4的输出端相连，其输出端与驱动模块DRV的输入端和第三反相器INV3的输入端以及第一开关S1的控制端相连，以输出一开关信号swon。\n[0077] 驱动模块DRV的输入端与与非门NAND2的输出端相连，其输出端与功率MOS管M0的栅极相连，以输出一驱动信号drv。\n[0078] 第三反相器INV3的输入端与与非门NAND2的输出端相连以接收信号swon，其输出端与第二开关S2的控制端相关，并输出一开关信号swonb。\n[0079] 第一开关S1的输入端与采样电阻Rcs的一端(即输出电压采样端)相连，以接收一输出采样电压CS，其输出端与第一采样电容C0的上极板相连。第一开关S1受与非门NAND2的输出信号swon控制，当swon为高电平时，第一开关S1导通，否则关断。\n[0080] 第一采样电容C0的上极板与第一开关S1的输出端相连，其下极板接地。\n[0081] 第二开关S2的输入端与第一采样电容C0的上极板相连，输出端与第二采样电容C1(C1的容值远小于C0的容值)的上极板相连。第二开关S2受第三反相器INV3的输出信号swonb控制，当swonb为高电平时，第二开关S2导通，否则关断。\n[0082] 检测电阻Rcsin的一端与采样电阻Rcs的一端(即输出电压采样端)相连，另一端与迟滞比较器13的正输入端相连。\n[0083] 迟滞比较器13的正输入端与比较器11的正输入端相连，其负输入端与第二采样电容C1的上极板相连，其输出端与RS触发器14的置位端相连。\n[0084] RS触发器14的置位端与迟滞比较器13的输出端相连，其复位端与第二反相器INV2的输出端相连，其输出端与D触发器15的置位端相连。\n[0085] D触发器15的置位端与RS触发器14的输出端相连以接收信号crs1，其时钟触发端与RS触发器12的输出端相连以接收信号triacb，其输出端与D触发器16的置位端相连。\n[0086] D触发器16的置位端与D触发器15的输出端相连以接收信号crs2，其时钟触发端与RS触发器12的输出端相连以接收信号triacb，其输出端与与非门NAND1的第三输入端相连。\n[0087] 第一上升沿脉冲产生电路17的输入端与D触发器15的输出端相连以接收信号crs2，其输出端与或非门NOR1的第一输入端相连。\n[0088] 第二上升沿脉冲产生电路18的输入端与D触发器16的输出端相连以接收信号crs3，其输出端与或非门NOR1的第二输入端相连。\n[0089] 或非门NOR1的第一输入端与第一上升沿脉冲产生电路17的输出端相连，其第二输入端与第二上升沿脉冲产生电路18的输出端相连，其输出端与第二反相器INV2的输入端相连。\n[0090] 第二反相器INV2的输入端与或非门NOR1的输出端相连，其输出端与RS触发器14的复位端相连。\n[0091] 与非门NAND1的第一输入端与RS触发器14的输出端相连以接收信号crs1，其第二输入端与D触发器15的输出端相连以接收信号crs2，其第三输入端与D触发器16的输出端相连以接收信号crs3，其输出端与第一反相器INV1的输入端相连。\n[0092] 第一反相器INV1的输入端与与非门NAND1的输出端相连，其输出端与恒流控制电路19的第一输入端相连。\n[0093] 比较器11的正输入端与迟滞比较器13的正输入端相连，其负输入端与一内部基准电压端相连以接收一内部基准电压vref，其输出端与RS触发器12的复位端相连。\n[0094] RS触发器12的复位端与比较器11的输出端相连以接收信号csmin，其置位端与一开关最大导通时间信号端相连，以接收一开关最大导通时间信号tonmax，其输出端与恒流控制电路19的第二输入端相连。\n[0095] 或非门NOR2的第一输入端与比较器11的输出端相连以接收信号csmin，其第二输入端与开关最大导通时间信号端相连，以接收开关最大导通时间信号tonmax，其输出端与第四反相器INV4的输入端相连。\n[0096] 第四反相器INV4的输入端与或非门NOR2的输出端相连，其输出端与与非门NAND2的第二输入端相连。\n[0097] 变压器T0的原边异名端与整流电路22的正输出端相连，其原边同名端与功率MOS管M0的漏端相连。其副边同名端与续流二极管D0的阳极相连，其副边异名端与LED负载的阴极相连。\n[0098] 续流二极管的阳极与变压器T0副边同名端相连，其阴极与LED负载的阳极相连。\n[0099] 采样电阻Rcs的一端与功率MOS管M0的源端相连，另一端接地。\n[0100] 功率MOS管M0，其漏端与变压器T0的原边同名端相连，其栅端与驱动模块DRV的输出相连以接收驱动信号drv，其源端与采样电阻Rcs的一端相连。\n[0101] 前述第一上升沿脉冲产生电路17和第一上升沿脉冲产生电路17的电路原理图分别如图5A和5B所示，其中，第一上升沿脉冲产生电路17包括：一第五反相器IV5，其输入端连接D触发器15的输出端；一第一延迟模块171，其输入端连接第五反相器INV5的输出端；一第三与非门NAND3，其第一输入端连接第一延迟模块171的输出端，第二输入端连接第五反相器INV5的输入端；以及一第六反相器INV6，其输入端连接第三与非门NAND3的输出端，输出端连接第一或非门NOR1的第一输入端。第二上升沿脉冲产生电路18包括：一第七反相器INV7，其输入端连接所D触发器15的输出端；一第二延迟模块181，其输入端连接第七反相器INV7的输出端；一第四与非门NAND4，其第一输入端连接第二延迟模块181的输出端，第二输入端连接第七反相器INV7的输入端；以及一第八反相器INV8，其输入端连接第四与非门NAND4的输出端，输出端连接第一或非门NOR1的第二输入端。\n[0102] 本发明实施例的工作原理如下：\n[0103] 如图4所示，CS经过电阻Rcsin与内部基准电压vref比较(vref的值可根据实际情况调整)，当CS小于vref时，比较器11输出csmin低电平，如果在芯片1设置的最大导通时间内CS依然小于vref，则RS触发器12被最大导通时间信号tonmax置位，输出triacb为高电平。\n如果CS大于vref则比较器11输出高电平并对RS触发器12复位，输出triacb为低电平。如果CS在芯片1设定的最大导通时间内，仍然没有高于vref，则认为此时母线电压非常低，调光器21处于关断状态。如果CS在最大导通时间内就已经大于vref，则认为此时母线电压存在，调光器21处于导通状态。通过以上方式来检测调光器21的导通与关断，triacb作为调光器\n21的导通角信号，高电平表示调光器21关断，低电平表示调光器21导通。\n[0104] 如果在功率MOS管M0导通期间，CS小于vref，M0必须保持开通状态直到开关最大导通时间信号tonmax触发。这样才能保证在CS始终小于vref时，tonmax能够可靠触发对调光器21导通角进行检测。以比较器11的输出信号csmin和开关最大导通时间信号tonmax通过或非门NOR2和第四反相器INV4对恒流控制电路19输出的开关时序信号ton进行屏蔽。只有当CS大于verf或tomax触发，功率MOS管才允许被关断。\n[0105] 如图4所示，当功率MOS管M0导通时，第一开关S1也导通，第一采样电容C0的上极板cs1跟随采样电阻的CS电压线性上升。当功率MOS管M0关断后，第一开关S1也关断，此时采样电容上极板cs1保持在当前的CS电压处，即第一采样电容C0对CS的峰值采样。同时第二开关S2导通，第二采样电容C1与第一采样电容C0连通，由于电荷重新分布且C1的容值远小于C0的容值，所以C1的上极板CS2快速被充电至C0上极板CS1的电压，从而使得在功率管M0关断后直到下次功率管关断期间，CS的峰值被C0采样保持并作为迟滞比较器13的负输入信号。\n当功率MOS管M0再次导通时，CS电压经电阻Rcsin作为迟滞比较器13的正输入信号，如果CS线性上升的电压值比前一个周期C1采样到的峰值电压高一个迟滞电压(该迟滞电压值可根据情况调整)，则迟滞比较器13翻转输出高电平。功率MOS管M0关断后，如上，新的CS峰值电压刷新到第二采样电容C1，等待下个开关周期的峰值比较。如上的将当前CS与前一个开关周期的CS峰值进行比较目的在于检测CS的峰值突变现象。由于开关导通时间固定，电感固定，CS峰值电压只和输入的母线电压有关。当母线电压被前沿调光器切相时，会出现陡峭的上升过程，从而使得CS的峰值电压发生突变，该电路也就以此来判断调光器和切相类型。\n[0106] 为了防止可能因电网波动和电路干扰等原因引起CS峰值电压突变导致调光器切相类型误判，电路必须在连续多个(例如3个)AC周期母线电压快速上升时都检测到CS突变信号后才输出调光器21切相类型检测信号leadmode＝1并锁定。当前沿调光器导通母线电压快速上升，CS峰值突变迟滞比较器13输出crs为高时，RS触发器14被置位输出crs1＝1。在前沿调光器关断triacb翻转为高电平时，D触发器15输出crs2＝1。Crs2翻转为高电平时，经第一上升沿脉冲产生电路17产生复位脉冲信号。复位脉冲信号通过或非门NOR1和第二反相器INV2对RS触发器复位。Crs1重新翻转为低电平。当前沿调光器在一次导通时，如上，迟滞比较器13的输出crs再次翻转为高电平，RS触发器14被置位输出crs1为高电平。之后前沿调光器再次关断，triacb的上升沿使得D触发器16的输出crs3＝crs2＝1，crs2＝crs1＝1。\nCrs3翻转同时经第二上升沿脉冲产生电路18产生复位脉冲，复位脉冲信号通过或非门NOR1和第二反相器INV2对RS触发器复位。Crs1重新翻转为低电平。当第三次前沿调光器导通时，迟滞比较器13输出crs＝1，RS触发起被再次置位，crs1＝1。此时crs1＝crs2＝crs3＝1，经与非门NAND1和第一反相器INV1输出leadmode＝1。由于第三次前沿调光器导通后没有脉冲复位信号对RS触发器14进行复位，从而锁定了leadmode＝1。leadmode和反映导通角的方波信号triac作为恒流控制模块的输入信号，输出恒流开关时序信号ton，触发驱动模块DRV驱动M0输出恒定电流。\n[0107] 本发明在应用中的关键节点波形如图6所示，系统上电后，前沿调光器关断时，开关swon关导通时间工作。前沿调光器导通时，母线电压Vbus快速上升，此时在开关swon高电平时间内，CS线性上升。当CS大于verf时，导通角信号triacb翻转为低电平标志调光器导通。在开关导通期间内，cs1跟随CS线性上升，开关关断后cs1保持CS的峰值电压直到下次开关导通时，继续跟随CS。cs2在开关关断时被cs1更新为当前周期的CS峰值电压，因此cs2为CS峰值的包络。CS与前一个开关周期内采样到的CS峰值信号cs2比较，在CS大于cs2时，crs为高电平，之后开关关断，CS小于cs2，crs翻转为低电平，因此crs呈现高电平脉冲信号。crs的高电平脉冲触发crs1持续高电平。triacb的上升沿对crs1、crs2、crs3进行移位操作，crs2被置位为高电平，同时对crs1清零复位。当下次调光器导通关断周期时，重复上述过程，crs3被置位同时对crs1清零复位。第三次调光器导通时，crs1被置位为高电平，此时crs1＝crs2＝crs3＝1，调光器类型检测信号leadmode＝1。由于此时crs2和crs3都未出现上升沿，crs1不会被清零复位，leadmode保持高电平状态锁定。\n[0108] 以上记载的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。