一种防撞墩无线监测报警系统的数据采集报警装置

1.一种防撞墩无线监测报警系统的数据采集报警装置，包括模拟信号滤波及信号处理模块、数据锁存器模块、可编程逻辑模块、主控模块和电平转换模块；其特征在于：所述的模拟信号滤波及信号处理模块的输入端分别连接南北方向的传感器、东西方向的传感器和垂直方向的传感器，其输出端依次连接数据锁存器模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A，所述的主控模块与可编程逻辑模块的输出端连接；
所述的模拟信号滤波及信号处理模块包括三个通道，三个通道的结构与参数是相同的，三个通道同步进行数据采集与信号处理；第一通道的输入端接南北方向的传感器，第二通道的输入端接东西方向的传感器，第三通道的输入端接垂直方向的传感器；
所述的模拟信号滤波及信号处理模块实现模拟信号的低通滤波、模拟信号处理和模数信号转换；
所述的数据锁存器模块完成对三个通道转换的数据进行数据锁存处理；
所述的主控模块实现传感器数据的采集、数据存储管理、远程无线数据通讯、报警和参数配置；
所述的可编程逻辑模块实现系统逻辑控制、数据采集逻辑控制处理；
所述的电平转换模块实现主控模块CPU电平转换；
所述的数据通讯接口模块ZWD-35A实现通讯连接、数据通讯与报警；
所述的模拟信号滤波及信号处理模块的第一通道的信号输入与运算放大器U1的3脚相连，同时,信号输入对地连接输入阻抗限制电阻R1和放电保护二极管D1，运算放大器U1的2脚与6脚相连作射随输出；
运算放大器U1的4脚是负电源，7脚是正电源；+12V电源经过电阻R3与运算放大器U1的7脚相接同时对地连接滤波电容C2，电阻R3和电容C2构成RC电源滤波网络，保证运算放大器U1的电源稳定；-12V电源经过电阻R2与运算放大器U1的4脚相接，同时对地连接滤波电容C1，电阻R2和电容C1构成RC电源滤波网络，保证运算放大器U1的电源稳定；运算放大器U1的
6脚经电阻R4与运算放大器U2的2脚相接；
运算放大器U2的2脚经电阻R6与运算放大器U2的6脚相接，运算放大器U2的3脚对地接偏置电阻R5，运算放大器U2的4脚是负电源，7脚是正电源；+12V电源经过电阻R7与运算放大器U2的7脚相接，同时对地连接滤波电容C4，电阻R7和电容C4构成RC电源滤波网络，保证运算放大器U2的电源稳定；-12V电源经过电阻R8与运算放大器U2的4脚相接，同时对地连接滤波电容C3，电阻R8和电容C3构成RC电源滤波网络，保证运算放大器U2的电源稳定；运算放大器U2作为抗混叠滤波的前置信号处理电路；运算放大器U2的6脚与抗混叠滤波器U3的2脚相接；
抗混叠滤波器U3是8阶低通模拟电容滤波器，抗混叠滤波器U3的1、3、5、6、7、13和15脚接地；其10脚是滤波倍频选择，与地相接，选择100倍频；其8脚与16脚相连；其4脚接正6V电源，其14脚接负6V电源，同时正负电源脚分别对地接滤波电容C5和C6；其12脚是滤波频率信号控制输入脚，与大规模可编程逻辑控制器件U13的31管脚滤波频率信号相接，滤波频率信号F1是一个300Hz的滤波控制频率信号；抗混叠滤波器U3的9脚经电阻R9和R10串联后与运算放大器U4的2脚相连，同时电阻R9和R10中间对地接电容C7，组成T型滤波网络；
运算放大器U4的3脚对地接偏置电阻R13；运算放大器U4的2脚与输出6脚接退耦电容C9；运算放大器U4的输出6脚接电阻R15；电阻R15的输出端对地接退耦电容C11，同时经电阻R12串联精密多圈电位器T1后与运算放大器U4的2脚相接；精密多圈电位器T1用于调整前置信号处理电路的放大倍数，确保测量精度满足+/-10V要求；运算放大器U4的1脚和8脚接精密多圈电位器T2，调整前置信号处理电路的零点偏移；
运算放大器U4的4脚是负电源，7脚是正电源；+12V电源经过电阻R14与运算放大器U4的
7脚相接同时对地连接滤波电容C10，电阻R14和电容C10构成RC电源滤波网络，保证运算放大器U4的电源稳定；-12V电源经过电阻R11与运算放大器U4的4脚相接同时对地连接滤波电容C8，电阻R11和电容C8构成RC电源滤波网络，保证运算放大器U4的电源稳定；
电阻R15输出端串联电阻R16接到模数转换器U5的1脚，模数转换器U5是一款16位高精度、高速、低功耗模数转换器，采用逐次逼近式工作原理，单一+5V供电，单通道输入，输入电压范围+/-10V；模数转换器U5的1脚与4脚接电阻R17，其4脚对地接电容C13；其3脚对地接电容C12；其2、5、14、23和25脚接地；其27和28脚接电源VCC同时对地接滤波退耦电容C14；其26脚为数据转换状态输出脉冲信号脚，连接数据锁存时序脚CLK_SN；其24脚是工作控制信号脚；
第二通道和第三通道均与第一通道具有相同的结构，三个通道的模数转换器U5的24脚同时接受主控模块的工作控制信号RC，实现三个通道的同步采集；
所述的数据锁存器模块包括数据锁存器U6-U11，数据锁存器U6-U11均是8位数据锁存器；数据锁存器U6-U7负责南北方向传感器模数转换器U5的16位锁存，数据锁存器U6负责低
8位，数据锁存器U7负责高8位；数据锁存器U8-U9负责东西方向传感器模数转换器U5的16位锁存，数据锁存器U8负责低8位，数据锁存器U9负责高8位；数据锁存器U10-U11负责垂直方向传感器模数转换器U5的16位锁存，数据锁存器U10负责低8位，数据锁存器U11负责高8位；
数据锁存器U6-U7的CLK_SN脚均与南北方向模数转换器U5的BUSY脚相接，数据锁存器U8-U9的CLK_EW脚均与东西方向模数转换器U5的BUSY脚相接，数据锁存器U10-U11的CLK_DU脚均与垂直方向模数转换器U5的BUSY脚相接；6个数据锁存器的数据输入端分别与模数转换器U5对应的低8位和高8位相接，其数据输出端与CPU芯片U18的数据线相接；
所述的数据锁存器模块的工作方法如下：
主控模块通过大规模可编程逻辑器件U13发出启动模数转换器U5的工作信号；模数转换器U5完成转换后，将在工作状态控制线上发出数据转换完成脉冲，直接发给8位数据锁存器的CLK，数据锁存器将模数转换器U5转换完成的数据锁存到8位数据锁存器；主控模块再次通过大规模可编程逻辑器件U13按照逻辑控制分别读取数据锁存器U6-U11的数据；主控模块的CPU芯片U18的读写线通过大规模可编程逻辑器件U13译码的方式产生OC_SNL、OC_SNH、OC_EWL、OC_EWH、OC_DUL、OC_DUH六根数据读取控制线，从而完成数据的读写操作；
所述的主控模块包括CPU芯片U18、USB接口芯片U14-U15、网络变压器U16和电源转换芯片U17；
所述的CPU芯片U18共有72个管脚，CPU芯片U18的CN1端管脚1到管脚6是网络接口，CPU芯片U18的管脚1的以太网差分输出信号TPTX+接网络变压器U16的1脚，网络变压器U16的16脚接网络接口J3的1脚；CPU芯片U18的管脚2的以太网差分输出信号TPTX-接网络变压器U16的3脚，网络变压器U16的14脚接网络接口J3的2脚；CPU芯片U18的管脚3的以太网差分输入信号TPRX+接网络变压器U16的6脚，网络变压器U16的11脚接网络接口J3的3脚；CPU芯片U18的管脚4的以太网差分输入信号TPRX-接网络变压器U16的8脚，网络变压器U16的9脚接网络接口J3的6脚；CPU芯片U18的CN1端的5脚SP100M-接网络接口J3的10脚，CPU芯片U18的CN1端的6脚LINK-接网络接口J3的12脚；CPU芯片U18的CN1端的9脚VDD_MC均接网络变压器U16的2脚和7脚；
所述的网络接口J3采用有连接状态和通讯速率指示的接插件，其4、5脚连接在一起，其
7、8脚连接在一起；其9脚SP100M+通过电阻R22接到电源转换芯片U17的电源输出3脚，其11脚LINK+通过电阻R23接到电源转换芯片U17的电源输出3脚；
所述的电源转换芯片U17完成+5V电源转换成+3.3V电源供以太网状态显示使用，电源转换芯片U17的输入+5V电源使用电容C26和C27进行退耦滤波，输出+3.3V电源使用电容C28和C29进行退耦滤波，确保电源转换芯片U17的输入输出电压稳定；
所述的USB接口芯片U14-U15是结构功能相同USB接口芯片，用途不同，分别为一个高速主控接口芯片和一个USB OTG接口芯片；防撞墩无线监测报警系统通过这两个接口芯片实现软件仿真调试和程序下载；
所述的CPU芯片U18的CN1端的23管脚和24管脚是USB接口芯片U15的差分端口信号，预留设计USB接口；CPU芯片U18的CN1端的23管脚接USB接口J4的3脚，CPU芯片U18的24管脚接USB接口J4的2脚；USB接口J4的4脚通过磁珠ZE L1接地；USB接口J4的1脚接磁珠ZE L2，输出对地接电容C21和C22进行电源退耦滤波，同时接保险管F1，电源VCC通过电容C23和C24进行退耦滤波后与保险管F1相接，确保USB接口J4的电源输出是+5V和0.5A；USB接口芯片U15是瞬态电压抑制器，保护高速数据线静电释放，其5脚接VCC、2脚接地、6脚接USB接口J4的2脚、其1脚接USB接口J4的3脚；
所述的CPU芯片U18的CN1端的27管脚和28管脚是USB_OTG差分端口信号，其11管脚是USB_OTG接入设备类型标志，其CN2端的3管脚是USB_OTG_VBUS，提供USB接口J5的+5V电源；
CPU芯片U18的CN1端的27管脚与USB接口J5的3脚相接，其28管脚与USB接口J5的2脚相接，其
11管脚与USB接口J5的4脚相接，USB接口J5的5脚对地接磁珠ZE L3，同时与USB接口J5的1脚相接，CPU芯片U18的CN2端的3管脚USB_OTG_VBUS对地接退耦滤波电容C17和C18，同时串联磁珠ZE L4与USB接口J5的1脚相接；USB接口芯片U14的5脚接电源VCC、2脚接地、1脚接USB接口J5的3脚、6脚接USB接口J5的2脚；
所述的CPU芯片U18的CN2端的4管脚RSTIN#为外部复位输入管脚，与二针端子J2的一端连接；二针端子J2的另一端对地接电阻R25，当主控模块出现运行错误时进行复位处理；CPU芯片U18的CN2端的29管脚BATT3V为3V电池输入管脚，保证设置数据的长久保存，其29管脚接电池BT1的正极，同时对地接退耦滤波电容C30；CPU芯片U18的CN2端的30管脚DBGSL#为调试模式选择输入管脚，与二针端子J8的一端相接，二针端子J8的另一端对地接电阻R24；
所述的可编程逻辑模块包括大规模可编程逻辑器件U13、逻辑器件烧写程序接口J6和有源高精度晶振Y1；
大规模可编程逻辑器件U13的4、7、26、29管脚分别与逻辑器件烧写程序接口J6的3、8、
6、2脚相连，逻辑器件烧写程序接口J6的1脚接VCC、7脚接地；大规模可编程逻辑器件U13的管脚30接有源高精度晶振Y1的频率输出3脚，有源高精度晶振Y1的4脚接VCC、同时对地接电容C19、2脚接地；大规模可编程逻辑器件U13的22、23、24、36、37、25、8管脚分别与CPU芯片U18的CN2端的9、10、12、17、18、19、20管脚相接；大规模可编程逻辑器件U13的18、19、20、21管脚分别与CPU芯片U18的CN2端的13、14、15、16管脚相接；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_WE、ARM_CS1、ARM_D0、ARM_SA0、ARM_SA1、ARM_SA2六条线，译码产生RC逻辑输出，作为控制模数转换器U5的模数转换启动信号；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_RD、ARM_CS1、ARM_SA0、ARM_SA1、ARM_SA2五条线，完成OC_SNH、OC_SNL、OC_EWH、OC_EWL、OC_DUH、OC_DUL逻辑读译码操作，实现数据读入CPU芯片U18；大规模可编程逻辑器件U13的状态指示灯DD1作为通讯指示灯、DD2作为采集指示灯、DD3作为CPU状态指示灯，大规模可编程逻辑器件U13的12、13、14管脚分别接三个状态指示灯的负极，三个状态指示灯的正极对电源VCC分别接电阻R18、R19、R20；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_WE、ARM_CS1、ARM_D0、ARM_D1、ARM_D2、ARM_SA0、ARM_SA1、ARM_SA2八条线，实现对三个状态指示灯的控制；
所述的电平转换模块包括电平转换芯片U12，完成CPU芯片U18的TTL电平信号转换成RS232电平的信号；CPU芯片U18的CN1端的13管脚RXD2与电平转换芯片U12的9脚相接，其14脚与电平转换芯片U12的10脚相接；
电平转换芯片U12的1、3脚接电容C15，其4、5脚接电容C16，其8脚接数据通讯接口模块ZWD-35A的ZWD_35A_TXD脚，其9脚接数据通讯接口模块ZWD-35A的ZWD_35A_RXD脚；
整个装置还包括电源模块，所述的电源模块为模拟信号滤波及信号处理模块、数据锁存器模块、可编程逻辑模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A提供电源；
所述的电源模块包括蓄电池+12V、DC/DC模块DS1和DS2、电源转换芯片U19和U20，蓄电池+12V输入端通过退耦滤波电容C31和C32与功率电感LL相连，功率电感LL输出端再次通过退耦滤波电容C33和C34分别连接DC/DC模块DS1和DS2的输入端；DC/DC模块DS2转换成+5V单电源输出，输出电源通过退耦滤波电容C41和C42输出给各模块供电；DC/DC模块DS1将+12V电源转成+/-12V双电源输出，输出的+/-12V电源直接给运算放大器U1、U2、U4供电，同时还通过电源转换芯片U19和U20转换成抗混叠滤波器U3所需要的+/-6V电源；
所述的蓄电池采用风光互补发电系统的方式获得电源。
2.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：所述的电源转换芯片U19为电源转换芯片78LM06，电源转换芯片U20是电源转换芯片
79LM06。
3.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：所述的网络接口J3为网络接口RJ45。
4.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：整个装置的电路采用多层电路板设计。
5.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：整个装置采用低功耗通用工业级的电子元器件。
6.一种如权利要求1所述的防撞墩无线监测报警系统的数据采集报警装置，其特征在于：整个装置采用虚拟仪器电子电路设计技术。

一种防撞墩无线监测报警系统的数据采集报警装置\n技术领域\n[0001] 本发明涉及桥梁健康监测技术，特别涉及一种防撞墩无线监测报警系统。\n背景技术\n[0002] 近年来，船舶撞击桥梁的灾难性事故日益增多，事故所导致的人员伤亡、财产损失以及环境破坏越来越严重。为了避免撞桥事故，人们为桥梁设计了防撞墩，防撞墩为独立结构，与主桥相隔一定距离，所以作为独立的对象进行监测的必要性凸显出来。随着非线性有限元技术的日益完善和计算机硬件水平的不断提高，对碰撞的过程数值仿真越来越成为解决船桥碰撞相关问题的有效途径。防撞墩无线监测报警系统的监测目的是监测防撞墩是否被撞击，以及撞击的强度，有效获取防撞墩的结构数据并实时将预警信息发送到管理中心，通知管理人员进行处理。\n[0003] 防撞墩无线监测报警系统包括三个部分，分别是位于防撞墩上的数据采集报警装置、无线传输系统和监控中心的专用数据采集分析系统。\n[0004] 当前国内针对桥梁的防撞墩无线监测报警系统的数据采集报警装置并非专门为防撞墩设计的，很多都是国外的进口产品，普遍存在采集通道数量太多、同步采集误差大、低频性能差的缺点；同时进口仪器都有一个普遍的问题，即：功耗大、成本价格高、维护和售后服务费用高的问题。\n发明内容\n[0005] 本发明的目的是设计一种防撞墩无线监测报警系统的数据采集报警装置，解决通用数据采集报警装置存在的采集通道数量多、同步采集误差大、低频性能差、功耗大、成本价格高、通讯困难、维护和售后服务费用高的问题。\n[0006] 为了实现上述目的，本发明的技术方案如下：\n[0007] 一种防撞墩无线监测报警系统的数据采集报警装置，包括模拟信号滤波及信号处理模块、数据锁存器模块、可编程逻辑模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A；所述的模拟信号滤波及信号处理模块的输入端分别连接南北方向的传感器、东西方向的传感器和垂直方向的传感器，其输出端依次连接数据锁存器模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A，所述的主控模块与可编程逻辑模块的输出端连接；\n[0008] 所述的模拟信号滤波及信号处理模块包括三个通道，三个通道的结构与参数是相同的，三个通道同步进行数据采集与信号处理；第一通道的输入端接南北方向的传感器，第二通道的输入端接东西方向的传感器，第三通道的输入端接垂直方向的传感器；\n[0009] 所述的模拟信号滤波及信号处理模块实现模拟信号的低通滤波、模拟信号处理和模数信号转换；\n[0010] 所述的数据锁存器模块完成对三个通道转换的数据进行数据锁存处理；\n[0011] 所述的主控模块实现传感器数据的采集、数据存储管理、远程无线数据通讯、报警和参数配置；\n[0012] 所述的可编程逻辑模块实现系统逻辑控制、数据采集逻辑控制处理；\n[0013] 所述的电平转换模块实现主控模块CPU电平转换即将TTL电平信号转换成RS232电平信号；\n[0014] 所述的数据通讯接口模块ZWD-35A实现通讯连接、数据通讯与报警。\n[0015] 进一步地，整个装置还包括电源模块，所述的电源模块为模拟信号滤波及信号处理模块、数据锁存器模块、可编程逻辑模块、主控模块、电平转换模块和数据通讯接口模块ZWD-35A提供电源。\n[0016] 进一步地，所述的模拟信号滤波及信号处理模块的第一通道的信号输入与运算放大器U1的3脚相连，同时信号输入对地连接输入阻抗限制电阻R1和放电保护二极管D1，运算放大器U1的2脚与6脚相连作射随输出；\n[0017] 运算放大器U1的4脚是负电源，7脚是正电源；+12V电源经过电阻R3与运算放大器U1的7脚相接同时对地连接滤波电容C2，电阻R3和电容C2构成RC电源滤波网络，保证运算放大器U1的电源稳定；-12V电源经过电阻R2与运算放大器U1的4脚相接同时对地连接滤波电容C1，电阻R2和电容C1构成RC电源滤波网络，保证运算放大器U1的电源稳定。运算放大器U1的6脚经电阻R4与运算放大器U2的2脚相接。\n[0018] 运算放大器U2的2脚经电阻R6与运算放大器U2的6脚相接，运算放大器U2的3脚对地接偏置电阻R5，运算放大器U2的4脚是负电源，7脚是正电源；+12V电源经过电阻R7与运算放大器U2的7脚相接同时对地连接滤波电容C4，电阻R7和电容C4构成RC电源滤波网络，保证运算放大器U2的电源稳定；-12V电源经过电阻R8与运算放大器U2的4脚相接同时对地连接滤波电容C3，电阻R8和电容C3构成RC电源滤波网络，保证运算放大器U2的电源稳定。运算放大器U2作为抗混叠滤波的前置信号处理电路；运算放大器U2的6脚与抗混叠滤波器U3的2脚相接。\n[0019] 抗混叠滤波器U3是8阶低通模拟电容滤波器，抗混叠滤波器U3的1、3、5、6、7、13和\n15脚接地；其10脚是滤波倍频选择，与地相接，选择100倍频；其8脚与16脚相连；其4脚接正\n6V电源，其14脚接负6V电源，同时正负电源脚分别对地接滤波电容C5和C6；其12脚是滤波频率信号控制输入脚，与大规模可编程逻辑控制器件U13的31管脚滤波频率信号相接，滤波频率信号F1是一个300Hz的滤波控制频率信号；抗混叠滤波器U3的9脚经电阻R9和R10串联后与运算放大器U4的2脚相连，同时电阻R9和R10中间对地接电容C7，组成T型滤波网络；\n[0020] 运算放大器U4的3脚对地接偏置电阻R13；运算放大器U4的2脚与输出6脚接退耦电容C9；运算放大器U4的输出6脚接电阻R15；电阻R15的输出端对地接退耦电容C11，同时经电阻R12串联精密多圈电位器T1后与运算放大器U4的2脚相接；精密多圈电位器T1用于调整前置信号处理电路的放大倍数，确保测量精度满足+/-10V要求；运算放大器U4的1脚和8脚接精密多圈电位器T2，调整前置信号处理电路的零点偏移；\n[0021] 运算放大器U4的4脚是负电源，7脚是正电源；+12V电源经过电阻R14与运算放大器U4的7脚相接同时对地连接滤波电容C10，电阻R14和电容C10构成RC电源滤波网络，保证运算放大器U4的电源稳定；-12V电源经过电阻R11与运算放大器U4的4脚相接同时对地连接滤波电容C8，电阻R11和电容C8构成RC电源滤波网络，保证运算放大器U4的电源稳定。\n[0022] 电阻R15输出端串联电阻R16接到模数转换器U5的1脚，模数转换器U5是一款16位高精度、高速、低功耗模数转换器，采用逐次逼近式工作原理，单一+5V供电，单通道输入，输入电压范围+/-10V；模数转换器U5的1脚与4脚接电阻R17，其4脚对地接电容C13；其3脚对地接电容C12；其2、5、14、23和25脚接地；其27和28脚接电源VCC同时对地接滤波退耦电容C14；\n其26脚为数据转换状态输出脉冲信号脚，连接数据锁存时序脚CLK_SN；其24脚是工作控制信号脚；\n[0023] 第二通道和第三通道均与第一通道具有相同的结构，三个通道的模数转换器U5的\n24脚同时接受主控模块的工作控制信号RC，实现三个通道的同步采集；\n[0024] 所述的数据锁存器模块包括数据锁存器U6-U11，数据锁存器U6-U11均是8位数据锁存器；数据锁存器U6-U7负责南北方向传感器模数转换器U5的16位锁存，数据锁存器U6负责低8位，数据锁存器U7负责高8位；数据锁存器U8-U9负责东西方向传感器模数转换器U5的\n16位锁存，数据锁存器U8负责低8位，数据锁存器U9负责高8位；数据锁存器U10-U11负责垂直方向传感器模数转换器U5的16位锁存，数据锁存器U10负责低8位，数据锁存器U11负责高\n8位；数据锁存器U6-U7的CLK_SN脚均与南北方向模数转换器U5的BUSY脚相接，数据锁存器U8-U9的CLK_EW脚均与东西方向模数转换器U5的BUSY脚相接，数据锁存器U10-U11的CLK_DU脚均与垂直方向模数转换器U5的BUSY脚相接；6个数据锁存器的数据输入端分别与模数转换器U5对应的低8位和高8位相接，其数据输出端与CPU芯片U18的数据线相接。\n[0025] 所述的数据锁存器模块的工作方法如下：\n[0026] 主控模块通过大规模可编程逻辑器件U13发出启动模数转换器U5的工作信号；模数转换器U5完成转换后，将在工作状态控制线上发出数据转换完成脉冲，直接发给8位数据锁存器的CLK，数据锁存器将模数转换器U5转换完成的数据锁存到8位数据锁存器；主控模块再次通过大规模可编程逻辑器件U13按照逻辑控制分别读取数据锁存器U6-U11的数据；\n主控模块的CPU芯片U18的读写线通过大规模可编程逻辑器件U13译码的方式产生OC_SNL、OC_SNH、OC_EWL、OC_EWH、OC_DUL、OC_DUH六根数据读取控制线，从而完成数据的读写操作；\n[0027] 所述的主控模块包括CPU芯片U18、USB接口芯片U14-U15、网络变压器U16和电源转换芯片U17；\n[0028] 所述的CPU芯片U18共有72个管脚，CPU芯片U18的CN1端管脚1到管脚6是网络接口，CPU芯片U18的管脚1的以太网差分输出信号TPTX+接网络变压器U16的1脚，网络变压器U16的16脚接网络接口J3的1脚；CPU芯片U18的管脚2的以太网差分输出信号TPTX-接网络变压器U16的3脚，网络变压器U16的14脚接网络接口J3的2脚；CPU芯片U18的管脚3的以太网差分输入信号TPRX+接网络变压器U16的6脚，网络变压器U16的11脚接网络接口J3的3脚；CPU芯片U18的管脚4的以太网差分输入信号TPRX-接网络变压器U16的8脚，网络变压器U16的9脚接网络接口J3的6脚；CPU芯片U18的CN1端的5脚SP100M-接网络接口J3的10脚，CPU芯片U18的CN1端的6脚LINK-接网络接口J3的12脚；CPU芯片U18的CN1端的9脚VDD_MC均接网络变压器U16的2脚和7脚；\n[0029] 所述的网络接口J3采用有连接状态和通讯速率指示的接插件，其4、5脚连接在一起，其7、8脚连接在一起；其9脚SP100M+通过电阻R22接到电源转换芯片U17的电源输出3脚，其11脚LINK+通过电阻R23接到电源转换芯片U17的电源输出3脚。\n[0030] 所述的电源转换芯片U17完成+5V电源转换成+3.3V电源供以太网状态显示使用，电源转换芯片U17的输入+5V电源使用电容C26和C27进行退耦滤波，输出+3.3V电源使用电容C28和C29进行退耦滤波，确保电源转换芯片U17的输入输出电压稳定。\n[0031] 所述的USB接口芯片U14-U15是结构功能相同USB接口芯片，用途不同，分别为一个高速主控接口芯片和一个USB OTG接口芯片；防撞墩无线监测报警系统通过这两个接口芯片实现软件仿真调试和程序下载。\n[0032] 所述的CPU芯片U18的CN1端的23管脚和24管脚是USB接口芯片U15的差分端口信号，预留设计USB接口；CPU芯片U18的CN1端的23管脚接USB接口J4的3脚，CPU芯片U18的24管脚接USB接口J4的2脚；USB接口J4的4脚通过磁珠ZE L1接地；USB接口J4的1脚接磁珠ZE L2，输出对地接电容C21和C22进行电源退耦滤波，同时接保险管F1，电源VCC通过电容C23和C24进行退耦滤波后与保险管F1相接，确保USB接口J4的电源输出是+5V和0.5A；USB接口芯片U15是瞬态电压抑制器，保护高速数据线静电释放，其5脚接VCC、2脚接地、6脚接USB接口J4的2脚、其1脚接USB接口J4的3脚。\n[0033] 所述的CPU芯片U18的CN1端的27管脚和28管脚是USB_OTG差分端口信号，其11管脚是USB_OTG接入设备类型标志，其CN2端的3管脚是USB_OTG_VBUS，提供USB接口J5的+5V电源。CPU芯片U18的CN1端的27管脚与USB接口J5的3脚相接，其28管脚与USB接口J5的2脚相接，其11管脚与USB接口J5的4脚相接，USB接口J5的5脚对地接磁珠ZE L3，同时与USB接口J5的1脚相接，CPU芯片U18的CN2端的3管脚USB_OTG_VBUS对地接退耦滤波电容C17和C18，同时串联磁珠ZE L4与USB接口J5的1脚相接；USB接口芯片U14的5脚接电源VCC、2脚接地、1脚接USB接口J5的3脚、6脚接USB接口J5的2脚。\n[0034] 所述的CPU芯片U18的CN2端的4管脚RSTIN#为外部复位输入管脚，与二针端子J2的一端连接；二针端子J2的另一端对地接电阻R25，当主控模块出现运行错误时进行复位处理；CPU芯片U18的CN2端的29管脚BATT3V为3V电池输入管脚，保证设置数据的长久保存，其\n29管脚接电池BT1的正极，同时对地接退耦滤波电容C30；CPU芯片U18的CN2端的30管脚DBGSL#为调试模式选择输入管脚，与二针端子J8的一端相接，二针端子J8的另一端对地接电阻R24；\n[0035] 所述的可编程逻辑模块包括大规模可编程逻辑器件U13、逻辑器件烧写程序接口J6和有源高精度晶振Y1；\n[0036] 大规模可编程逻辑器件U13的4、7、26、29管脚分别与逻辑器件烧写程序接口J6的\n3、8、6、2脚相连，逻辑器件烧写程序接口J6的1脚接VCC、7脚接地。大规模可编程逻辑器件U13的管脚30接有源高精度晶振Y1的频率输出3脚，有源高精度晶振Y1的4脚接VCC、同时对地接电容C19、2脚接地；大规模可编程逻辑器件U13的22、23、24、36、37、25、8管脚分别与CPU芯片U18的CN2端的9、10、12、17、18、19、20管脚相接；大规模可编程逻辑器件U13的18、19、\n20、21管脚分别与CPU芯片U18的CN2端的13、14、15、16管脚相接；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_WE、ARM_CS1、ARM_D0、ARM_SA0、ARM_SA1、ARM_SA2六条线，译码产生RC逻辑输出，作为控制模数转换器U5的模数转换启动信号；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_RD、ARM_CS1、ARM_SA0、ARM_SA1、ARM_SA2五条线，完成OC_SNH、OC_SNL、OC_EWH、OC_EWL、OC_DUH、OC_DUL逻辑读译码操作，实现数据读入CPU芯片U18；大规模可编程逻辑器件U13的状态指示灯DD1作为通讯指示灯、DD2作为采集指示灯、DD3作为CPU状态指示灯，大规模可编程逻辑器件U13的12、13、14管脚分别接三个状态指示灯的负极，三个状态指示灯的正极对电源VCC分别接电阻R18、R19、R20；大规模可编程逻辑器件U13通过CPU芯片U18使用ARM_WE、ARM_CS1、ARM_D0、ARM_D1、ARM_D2、ARM_SA0、ARM_SA1、ARM_SA2八条线，实现对三个状态指示灯的控制。\n[0037] 所述的电平转换模块包括电平转换芯片U12，完成CPU芯片U18的TTL电平信号转换成RS232电平的信号；CPU芯片U18的CN1端的13管脚RXD2与电平转换芯片U12的9脚相接，其\n14脚与电平转换芯片U12的10脚相接；\n[0038] 电平转换芯片U12的1、3脚接电容C15，其4、5脚接电容C16，其8脚接数据通讯接口模块ZWD-35A的ZWD_35A_TXD脚，其9脚接数据通讯接口模块ZWD-35A的ZWD_35A_RXD脚。\n[0039] 进一步地，所述的电源模块包括蓄电池+12V、DC/DC模块DS1和DS2、电源转换芯片U19和U20，蓄电池+12V输入端通过退耦滤波电容C31和C32与功率电感LL相连，功率电感LL输出端再次通过退耦滤波电容C33和C34分别连接DC/DC模块DS1和DS2的输入端。DC/DC模块DS2转换成+5V单电源输出，输出电源通过退耦滤波电容C41和C42输出给各模块供电。DC/DC模块DS1将+12V电源转成+/-12V双电源输出，输出的+/-12V电源直接给运算放大器U1、U2、U4供电，同时还通过电源转换芯片U19和U20转换成抗混叠滤波器U3所需要的+/-6V电源。\n[0040] 进一步地，所述的电源转换芯片U19为电源转换芯片78LM06，电源转换芯片U20是电源转换芯片79LM06。\n[0041] 进一步地，所述的网络接口J3为网络接口RJ45。\n[0042] 进一步地，整个装置的电路采用多层电路板设计。\n[0043] 进一步地，整个装置采用低功耗通用工业级的电子元器件。\n[0044] 进一步地，整个装置采用虚拟仪器电子电路设计技术。\n[0045] 与现有技术相比，本发明具有以下有益效果：\n[0046] 1、由于本发明针对低频信号采集和桥梁防撞墩结构测试的特点，采用三个通道同步进行数据采集与信号处理的设计方法，三个通道独立设计，主控模块通过大规模可编程逻辑器件译码产生的同步启动模数转换信号，确保三个通道完全同步，解决了传统数据采集通道多、同步采集误差大的问题，从而实现了三个通道完全同步采集完全满足防撞墩震动监控的要求。\n[0047] 2、由于本发明采用低频线性滤波技术与低频抗混叠滤波器配合使用，使得低频性能提高，能够保证三个通道信号完全独立不产生通道间干扰，克服了传统数据采集器的低频性能差、通道间干扰大的问题，满足了低频震动信号数据采集与信号处理的要求。\n[0048] 3、本发明选用当前国内成熟的无线3G网络，选用成熟的工业级ZWD_35A无线数传终端进行联网一体化无线采集与报警。ZWD-35A无线模块，是一款基于3G CDMA2000EV-DO网络的无线数据传输终端设备，提供全透明数据通道，具有远程、无线和网络化的通信方式，通过工业级高速RS-232电平串行接口与防撞墩无线监测报警系统连接，最高波特率\n921600bps、超大数据缓存区设计(收发各10M字节)，采用动态划分技术，高效使用缓存区、内嵌完备可靠的协议栈，数据全透明传输，用户无需了解复杂的TCP/IP、PPP等协议，支持断线自动重连功能，具有连接时机可控功能，节约流量，支持本地和远程图形化向导式配置与维护，支持数据中心虚拟串口功能，无缝衔接上位机软件，在主流组态软件中集成驱动，使用简便，多重软硬件可靠设计，复合式看门狗技术，使设备具有安全运行、+6V～+26V宽范围供电等强大功能，从而实现防撞墩无线监测报警系统的稳定通信与组网。传统的数据采集报警装置一般采用有线方式，实现大面积网络监控非常困难同时增加很多成本。ZWD_35A无线数传终端的成熟稳定确保整个装置的通讯稳定可靠，实现实时报警的要求。本发明是一台三个通道同步进行数据采集与信号处理报警装置，整个监测系统中可以有多个数据采集报警装置进行网络采集，多个数据采集报警装置由一个采集控制中心控制，控制中心可以通过3G网络对数据采集报警装置进行控制，同时控制中心也可以接受来自数据采集报警装置的报警信息。监控中心可以同时监控多个ZWD_35A无线数传终端的数据和报警信息，将及时获得震动数据报警信息，快速做出反应，对桥梁的损害降到最低，实现了低成本、快速通讯与报警的要求。\n[0049] 4、本发明的电路采用多层电路板设计，多层电路板装配密度高、体积小、质量轻，由于装配密度高，各组件(包括元器件)间的连线减少，提高可靠性；增加布线层数，加大设计灵活性；能构成具有一定阻抗的电路；可形成高速传输电路；可设置电路、磁路屏蔽层，还可设置金属芯散热层以满足屏蔽、散热等功能需要；调试简单，可靠性高。\n[0050] 5、本发明选用低功耗通用工业级的电子元器件。低功耗电子器件能够减少装置对电源的要求，能够降低装置发热而产生问题的要求；工业级电子器件能够增加装置的实际工作温度空间，提高系统稳定性。\n[0051] 6、本发明采用虚拟仪器电子电路设计技术虚拟仪器技术(Virtual instrument)就是利用高性能的模块化硬件，结合高效灵活的软件来完成各种测试、测量和自动化的应用。同其他技术相比，虚拟仪器技术具有四大优势：性能高、扩展性强、节约时间、无缝集成。\n附图说明\n[0052] 图1是本发明的原理框图。\n[0053] 图2是本发明的模拟信号滤波及信号处理模块原理图。\n[0054] 图3是本发明的数据锁存器模块原理图。\n[0055] 图4是本发明的主控模块原理图。\n[0056] 图5是本发明的可编程逻辑模块原理图。\n[0057] 图6是本发明的电平转换模块原理图。\n[0058] 图7是本发明的数据通讯接口模块ZWD-35A原理图。\n[0059] 图8是本发明的电源模块原理图。\n具体实施方式\n[0060] 下面结合附图对本发明作进一步说明。\n[0061] 防撞墩无线监测报警系统的传感器一般选用地震监测力平衡原理的加速度计，由于撞击导致震动加速度会很大，设计中考虑到按最大加速度4g设计，一般地震用加速度计是+/-2.5V/g，因此数据采集报警装置的量程按照+/-10V设计；低频数据采集速率参照地震监测要求按照100Hz设计。\n[0062] 图1所示为本发明各模块的连接示意图。\n[0063] 图2所示是本发明的模拟信号滤波及信号处理模块原理图。抗混叠滤波器U3是8阶低通模拟电容滤波器，是低频信号处理电路中重要芯片，低频信号的采集与分析有着重要作用，本发明按照100Hz采样率和25Hz抗混叠滤波频率进行设计。模数转换器U5是逐次逼近式模数转换器，是美国模拟器件公司推出的一款16位高精度、高速、低功耗模数转换器，采用逐次逼近式工作原理，单一+5V供电，单通道输入，输入电压范围+/-10V。\n[0064] 图3-7所示，主要完成主控模块CPU基本电路设计、通讯设计及大规模可编程逻辑器件设计等。\n[0065] 如图3所示，数据锁存器U6、U7、U8、U9、U10、U11是8位数据锁存器，完成对三个通道模数转换器U5转换的数据进行数据锁存处理。CPU芯片U18是一款面向工业自动化领域的高性价比嵌入式主板，以FreeScale的iMX257为其硬件核心，通过预装正版Window CE6.0实时多任务操作系统，为用户构造了可直接使用的通用嵌入式核心平台。数据采集报警装置应用CPU芯片U18设计，充分利用其丰富的标准接口资源、强大的应用开发工具、低功耗、低成本、适合运用于运行环境恶劣、无人值守、连续24小时工作、对成本敏感等优势，使得数据采集报警装置成为功能强大的行业精品仪器。\n[0066] 如图4所示，CPU芯片U18电路设计需要完成数据采集报警装置功能而进行外围电路设计与搭配，可实现本地网络通信，可以实现多功能的要求。CPU芯片U18的USB接口J4可直接与标准U盘相连，会自动把U盘中的系统配置文件userinfo.txt拷贝到系统中，并按照userinfo.txt设置IP等参数，最后启动用户的应用程序。USB接口J4也可支持标准的键盘、鼠标等设备。CPU芯片U18的USB接口J5，既可作为USB主控接口使用，也可作为USB设备接口使用。作为USB设备接口的一个典型应用，就是支持Microsoft的ActiveSync传输协议，可利用它方便的实现对CPU芯片U18文件的管理，也可以利用ActiveSync来调试应用程序。另外ActiveSync还把USB设备接口映射成串口，占用串口逻辑号COM1，所有CPU芯片U18真正的物理串口对应的逻辑编号从COM2开始。\n[0067] CPU芯片U18的CN2端的4脚RSTIN#外部复位输入与二针端子J2连接，二针端子J2另一端对地接电阻R25，当主控模块出现运行错误时进行复位处理。CPU芯片U18的CN2端的29脚BATT3V即3V电池输入脚，保证系统设置数据的长久保存，29脚接电池BT1的正极，同时对地接退耦滤波电容C30。CPU芯片U18的CN2端的30脚DBGSL#调试模式选择输入与二针端子J8相接，二针端子J8另一端对地接电阻R24，DBGSL#信号用于选择系统启动的工作状态，DBGSL#设置为低并启动系统时，主控模块将进入调试状态；DBGSL#设置为高或悬空并启动系统时，主控模块将进入运行状态，若此时文件userinfo.txt包含有效信息，应用程序将被启动。\n[0068] 如图5所示，大规模可编程逻辑器件U13是lattice公司生产的，主要完成逻辑处理，逻辑编程使用ABL语言，编程软件使用ispDesignEXPERT，简洁方便。有源高精度晶振Y1输出1M频率，需要通过大规模可编程逻辑器件U13进行频率处理变成2500Hz的频率，由大规模可编程逻辑器件U13的管脚31输送抗混叠滤波器U3的12脚，大规模可编程逻辑器件U13需要做一个完成400分频计数器，每计数400反转频率一次，使得1MHz变成2500Hz输出。\n[0069] 如图6-7所示，ZWD-35A是一款基于3G CDMA2000EV-DO网络的无线数据传输终端设备，提供全透明数据通道，可以方便的实现远程、无线、网络化的通信方式。让设备轻松实现与Internet的无线连接。ZWD-35A具有网络覆盖范围广(移动网络覆盖范围，能使用移动电话的地方就可以使用)、组网灵活快捷(安装即可使用)、运行成本低(按流量或时长计费)等诸多优点。数据采集报警装置应用ZWD-35A无线模块的工业级高速RS-232电平串行接口，最高波特率921600bps、超大数据缓存区设计(收发各10M字节)，采用动态划分技术，高效使用缓存区、内嵌完备可靠的协议栈，数据全透明传输，用户无需了解复杂的TCP/IP、PPP等协议，支持断线自动重连功能，具有连接时机可控功能，节约流量，支持本地和远程图形化向导式配置与维护，支持数据中心虚拟串口功能，无缝衔接上位机软件，在主流组态软件中集成驱动，使用简便、多重软硬件可靠设计，复合式看门狗技术，使设备安全运行、+6V～+26V宽范围供电等强大功能，从而实现数据采集报警装置的稳定通信与组网。\n[0070] 图8所示为电源模块，本发明的工作环境比较特殊，现场没有电源，一般采用风光互补发电系统的方式获得电源，本发明设计采用+12V供电方式，这样可以通过蓄电池给数据采集报警装置供电，通过风光互补给蓄电池充电而实现循环连续获得供电。\n[0071] DC/DC模块需要选用宽幅电压输入，9-18V输入，当蓄电池电压下降时也能保证数据采集报警装置的供电。DC/DC模块DS2是转换成+5V单电源输出，输出电源通过退耦滤波电容C41和C42输出给数据采集报警装置供电。DC/DC模块DS1将+12V电源转成+/-12V双电源输出，输出的+/-12V电源直接给数据采集报警装置的运算放大器供电，同时还要通过电源转换芯片U19和U20转换成有源低通抗混叠滤波器U3所需要的+/-6V电源；电源供电前都要经过退耦滤波电容，然后才能给数据采集报警装置提供供电。+/-12V电源通过电容C37、C38、C39、C40进行退耦滤波，+6V电源通过电容C43和C44进行退耦滤波，-6V电源通过电容C45和C46进行退耦滤波。\n[0072] 本发明所有的元器件及接插件均可以从电子市场购买，详见附表1-2，有利于大大降低制造成本，并提高数据采集报警装置的性能。\n[0073] 表1 元器件表(标号电路板的正反面统一排序)\n[0074]\n[0075] 续表1 元器件表\n[0076]\n[0077] 表2 接插件表\n[0078]