用于存储器测试中感测放大器的时间可控制感测方案

发明专利有效专利

申请号：
CN200510115967.5
IPC分类号：G11C29/50
申请日期：
2005-11-11
申请人：
钰创科技股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	用于存储器测试中感测放大器的时间可控制感测方案
申请号	CN200510115967.5	申请日期	2005-11-11
法律状态	授权	申报国家	中国
公开/公告日	2006-06-28	公开/公告号	CN1794357
优先权	暂无	优先权号	暂无
主分类号	G11C29/50 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C29/00 存储器正确运行的校验；备用或离线操作期间测试存储器〔1，8〕 G11C29/04 损坏存储元件的检测或定位〔8〕 G11C29/50 容限测试，例如，竞争、电压或电流测试〔8〕	IPC分类号	G;1;1;C;2;9;/;5;0查看分类表>
申请人	钰创科技股份有限公司	申请人地址	中国台湾变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	钰创科技股份有限公司	当前权利人	钰创科技股份有限公司
发明人	戎博斗;刘士晖
代理机构	北京科龙寰宇知识产权代理有限责任公司	代理人	孙皓晨;贺华廉

摘要

本发明所公开的测试方法源自一测试器的信号将存储器芯片或存储模块设定至一特定测试模式。此特定测试模式利用比特线感测放大器检测连接至比特线的漏电流缺陷。由一测试器发出一第一测试指令激活一字线。于一特定测试模式开启存储器比特线感测放大器的期间，测试器发出一自第一测试指令延迟的第二测试指令。延迟的第二测试指令允许比特线与字线交叉处的缺陷所导致的漏电流充电比特线的电容，并且被感测放大器所检测。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供