一种高速自定义浮点复数除法器

发明专利null

申请号：
CN201710286559.9
IPC分类号：G06F7/487
申请日期：
2017-04-27
申请人：
湖南省瞬渺通信技术有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种高速自定义浮点复数除法器
申请号	CN201710286559.9	申请日期	2017-04-27
法律状态	暂无	申报国家	中国
公开/公告日	2017-09-05	公开/公告号	CN107133012A
优先权	暂无	优先权号	暂无
主分类号	G06F7/487 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F7/00 通过待处理的数据的指令或内容进行运算的数据处理的方法或装置（逻辑电路入H03K 19/00） G06F7/38 只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置〔3〕 G06F7/48 应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的〔3〕 G06F7/483 用数制的非线性组合表示的数字计算，例如，有理数、对数系统或浮点数〔8〕 G06F7/487 进行乘法的；进行除法的〔8〕	IPC分类号	G;0;6;F;7;/;4;8;7查看分类表>
申请人	湖南省瞬渺通信技术有限公司	申请人地址	湖南省长沙市岳麓区绿地中央广场6栋1721室变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	湖南省瞬渺通信技术有限公司	当前权利人	湖南省瞬渺通信技术有限公司
发明人	余莉;韩方剑;黄少冰
代理机构	暂无	代理人	暂无

摘要

本发明提供一种基于FPGA的高速自定义浮点复数除法器的设计方法。基本原理是将复数除法操作转换成实数除法操作，并利用乘法迭代中除数倒数迭代过程的独立性，对实部和虚部并行进行除法运算，同时得到商的实部和虚部。技术方案包括：第一步，利用自定义浮点乘法单元和加法单元计算除数、被除数的实部和虚部；第二步，并行计算实部和虚部的除法；第三步：标准格式化输出。本发明利用FPGA的高速流水线结构，实现自定义浮点复数除法器，在满足高精度的同时，还节省了大量的资源消耗，提高了运算速度。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供