加载中...
首页专利查询专利详情

*来源于国家知识产权局数据,仅供参考,实际以国家知识产权局展示为准

一种基于FPGA的压缩LSTM加速器及加速方法

发明专利有效专利
  • 申请号:
    CN202110563720.9
  • IPC分类号:G06N3/063;G06N3/08;G06N3/04;G06F15/78;G06F17/16
  • 申请日期:
    2021-05-24
  • 申请人:
    南京航空航天大学
著录项信息
专利名称一种基于FPGA的压缩LSTM加速器及加速方法
申请号CN202110563720.9申请日期2021-05-24
法律状态实质审查申报国家中国
公开/公告日2021-08-06公开/公告号CN113222133A
优先权暂无优先权号暂无
主分类号G06N3/063IPC分类号G;0;6;N;3;/;0;6;3;;;G;0;6;N;3;/;0;8;;;G;0;6;N;3;/;0;4;;;G;0;6;F;1;5;/;7;8;;;G;0;6;F;1;7;/;1;6查看分类表>
申请人南京航空航天大学申请人地址
江苏省南京市江宁区将军大道29号 变更 专利地址、主体等相关变化,请及时变更,防止失效
权利人南京航空航天大学当前权利人南京航空航天大学
发明人葛芬;崔晨晨;张伟枫;岳鑫;李梓瑜;周芳;吴宁
代理机构南京经纬专利商标代理有限公司代理人沈海霞
摘要
本发明公开了一种基于FPGA的压缩LSTM加速器及加速方法,FPGA加速器内部包括多个计算单元、存储单元和控制单元;利用非零检测模块检测隐藏节点稀疏权重矩阵的非零权重元素值及对应的列索引值;利用权重解码模块根据列索引值找到对应的激励值;并将多个非零权重元素值及多个激励值送至矩阵向量乘法模块进行运算得到四个门的结果向量;Element_wise运算模块根据四个门的结果向量计算当前时刻的细胞状态值和输出值。在一个计算周期内仅仅将每个门的非零权重元素值和对应的激励值进行乘运算,从而保证在一个计算周期内每个矩阵向量乘法模块不会闲置,同时缩短了单个计算周期时间,从而提高了加速器的计算性能及吞吐量,同时节约了FPGA的片内缓存。

专利服务由北京酷爱智慧知识产权代理公司提供