并发多位加法器

发明专利有效专利

申请号：
CN201811003832.3
IPC分类号：G06F7/501;G06F7/505
申请日期：
2018-08-30
申请人：
GSI科技公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	并发多位加法器
申请号	CN201811003832.3	申请日期	2018-08-30
法律状态	授权	申报国家	中国
公开/公告日	2019-03-05	公开/公告号	CN109426483A
优先权	暂无	优先权号	暂无
主分类号	G06F7/501 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F7/00 通过待处理的数据的指令或内容进行运算的数据处理的方法或装置（逻辑电路入H03K 19/00） G06F7/38 只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置〔3〕 G06F7/48 应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的〔3〕 G06F7/50 进行加法的；进行减法的（G06F 7/483至G06F 7/491，G06F 7/544至G06F 7/556优先）〔3，8〕 G06F7/501 半加器或全加器，即一个命名的基本加法器单元〔8〕	IPC分类号	G;0;6;F;7;/;5;0;1;;;G;0;6;F;7;/;5;0;5查看分类表>
申请人	GSI科技公司	申请人地址	美国加利福尼亚变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	GSI科技公司	当前权利人	GSI科技公司
发明人	M·拉泽
代理机构	永新专利商标代理有限公司	代理人	王英;张立达

摘要

一种系统包括非破坏性相联存储器阵列和预测器、选择器以及求和器。存储器阵列包括多个部分，每个部分包括按照行和列布置的单元，用于在部分j的同一列中存储来自第一多位数的位j和来自第二多位数的位j。所述预测器通常并发地预测每个所述部分中的多个进位输出值；并且所述选择器针对所有位选择经预测的进位输出值之一。所述求和器通常对于所有位使用经选择的进位输出值来并发地计算所述多位数的总和。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供