基于行的小波变换的VLSI结构

1.一种基于行的小波变换的VLSI结构，其特征在于包括至少一级行变换器及列 变换器、中间缓冲器、多级小波系数输出控制器、外部存储器。其中：
行变换器用于进行行方向的小波变换，并将变换数据写到中间缓冲器中；一级行 变换器对输入的原始图像数据进行第一级行方向的小波变换，二级及二级以上行变换 器对前一级小波变换后的低频子带LL系数再进行行方向的小波变换；
列变换器，用于从中间缓冲器中读出数据，完成列方向的小波变换，并将列变换 得到的小波系数输出到多级小波系数输出控制器；
中间缓冲器，用于缓冲行变换器的输出系数和列变换器产生的中间结果；
多级小波系数输出控制器，用于对各级小波列变换的系数进行复选、缓存，各级 小波的LL子带系数输出到下一级小波行变换器，其余子带系数按顺序输出到外部存 储器；
外部存储器，用于存储多级小波分解后得到的各级小波变换的各子带系数。
2.根据权利要求1所述的小波变换结构，其特征在于行变换器包括至少一级提升 器和行变换控制器，各级提升器完成小波变换的各步提升，该提升器的级数与采用的 小波变换有关，对于5/3小波来说，级数为2，对于9/7小波来说，级数为4，即需 经过四级提升；行变换控制器将待处理数据按照一定的时序送给各个提升器、控制边 界延拓的处理并将变换系数写到中间缓冲器。
3.根据权利要求1所述的小波变换结构，其特征在于每个列变换器包括至少一级 提升器和列变换控制器，各级提升器完成小波变换的各步提升，该提升器的级数与采 用的小波变换有关，对于5/3小波来说，级数为2，对于9/7小波来说，级数为4， 即需经过四级提升；列变换控制器将待处理数据按照一定的时序送给各个提升器、控 制边界延拓的处理并从中间缓冲器中读写数据。。
4.根据权利要求1所述的小波变换结构，其特征在于中间缓冲器，包括多个先进 先出FIFO存储器，用于缓存在列变换的N步提升运算中一级到N-1级提升器所产生 的中间数据结果，以提供给下一步提升运算。
5.根据权利要求1所述的小波变换结构，其特征在于多级小波输出控制器包括小 波系数复选器和小波系数缓冲器，其中小波系数缓冲器包括输出优先级控制器、读写 控制器、数据复选器、地址产生器以及各子带系数对应的缓存空间；小波系数复选器 对各级小波系数及其有效信号进行复选后输出，其中低频子带LL1、LL2、……LLN-1 子带的数据及其有效信号分别输出到二、三、……N级行变换器，其它各个子带数据 及其有效信号均输出到小波系数缓冲器，并存储在对应的缓存空间FIFO中；输出优 先级控制器分别产生读写控制器、数据复选器和地址产生器的控制信号，并按小波系 数优先级由高到低的顺序依次输出各级小波系数。

暂无