一种低延迟写优先级译码电路

发明专利有效专利

申请号：
CN201810083424.7
IPC分类号：G11C8/10;G11C11/418
申请日期：
2018-01-29
申请人：
中国人民解放军国防科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种低延迟写优先级译码电路
申请号	CN201810083424.7	申请日期	2018-01-29
法律状态	授权	申报国家	中国
公开/公告日	2018-06-19	公开/公告号	CN108182955A
优先权	暂无	优先权号	暂无
主分类号	G11C8/10 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C8/00 数字存储器中用于地址选择的装置（用于使用半导体器件的存储器的辅助电路入G11C 11/4063，G11C 11/413，G11C 11/4193）〔2，5〕 G11C8/10 译码器〔7〕	IPC分类号	G;1;1;C;8;/;1;0;;;G;1;1;C;1;1;/;4;1;8查看分类表>
申请人	中国人民解放军国防科技大学	申请人地址	湖南省长沙市开福区德雅路109号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国人民解放军国防科技大学	当前权利人	中国人民解放军国防科技大学
发明人	李振涛;宋芳芳;刘尧;陈书明;郭阳;张秋萍;吕灵慧;宋婷婷
代理机构	长沙国科天河知识产权代理有限公司	代理人	邱轶

摘要

为了消除具有2个以上写端口的写冲突，本发明提出了一种低延迟写优先级译码电路。该译码电路有2个以上的写字线输入信号以及2个以上带优先级的写字线输出信号；所有的写字线输入信号、写字线输出信号都是高有效；给定写字线输入信号由高到低的优先级顺序，每个写字线输入信号均对应一个写端口，当2个以上写字线输入信号同时为1时，只有优先级最高的写字线输入信号对应的写端口向当前行寄存器执行写操作，其他低优先级的写字线输入信号均被屏蔽。本发明实现了按给定写优先级顺序对写操作进行排序，译码器的输出最多只有一个信号为1，消除了写冲突。同时，该译码电路具有延迟低和面积省的优点。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供