半导体集成电路及其设计方法

发明专利无效专利

申请号：
CN200610154004.0
IPC分类号：G06F17/50;H01L21/82
申请日期：
2004-04-30
申请人：
松下电器产业株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	半导体集成电路及其设计方法
申请号	CN200610154004.0	申请日期	2004-04-30
法律状态	放弃专利权	申报国家	中国
公开/公告日	2007-02-21	公开/公告号	CN1916921
优先权	暂无	优先权号	暂无
主分类号	G06F17/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F17/00 特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法〔6〕 G06F17/50 计算机辅助设计（静态存储的测试电路的设计入G11C 29/54）〔6，8〕	IPC分类号	G;0;6;F;1;7;/;5;0;;;H;0;1;L;2;1;/;8;2查看分类表>
申请人	松下电器产业株式会社	申请人地址	日本大阪府变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	松下电器产业株式会社	当前权利人	松下电器产业株式会社
发明人	松村阳一;大桥贵子;藤村克也;伊藤千寻;谷口博树
代理机构	永新专利商标代理有限公司	代理人	王英

摘要

本发明提供一种半导体集成电路，在该半导体集成电路中，即使存在制造可变性也不可能发生定时错误。包含于第一和第二时钟电路(11和12)中的逻辑单元(16和17)分别由统一尺寸的晶体管形成。即使存在制造可变性，第一时钟电路(11)的延迟时间t1和第二时钟电路(12)的延迟时间t2增加或减少相同的时间量。因此，在第二触发器(15)中不可能发生定时错误。包含于每个时钟单元中的逻辑单元可由具有均匀矩形形状的扩散区的晶体管形成。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供